



4V~28V 宽输入电压，8A 负载电流
同步降压转换器

1. 产品特性

- 输入电压：4V~28V
- 上下管导通电阻：20mΩ/10mΩ
- 软启动时间：600μs
- 频率：800kHz
- 最大额定电流：8A
- 内置启动延迟与软启动保护
- 用于欠压与过压保护的输出状态监控
- 可调的输入欠压锁定
- 短路保护，过温保护

2. 功能描述

C42202是一款28V，8A的同步降压转换器集成芯片，峰值瞬时电流16A。此芯片具有很宽的电压输入范围（4V~28V），集成高侧和低侧MOSFET并提供极高的转换效率。适用于即时PWM系统以达到高电压降压应用的快速瞬时响应。CCM模式下的工作频率为800kHz，通过提高开关频率缩小电感和电容的封装，来进一步节省空间。

3. 产品应用

- 非隔离式降压调节器
- 自动控制系统

4. 裸芯片/封装简介

- 本产品采用QFN3×3-12封装



5. 绝对最大额定值

表 1 绝对最大额定值

参数	符号	最小值	最大值	单位
电压	$V_{IN}, V_{PH}, V_{PG}, V_{EN}$	-	30	V
	$V_{BS-PH}, V_{FB}, V_{ILMT}, V_{VCC}$	-	4	V
功耗	P_D	-	3.3	W
引线耐焊接热	T_H	-	260°C, 10s	-
贮存温度	T_{STG}	-65	150	°C

(1) 使用中超过这些绝对最大值可能对芯片造成永久损坏。

6. 推荐工作条件

- 1) 输入电压 V_{IN} 、 V_{PH} 、 V_{PG} 、 V_{EN} : 4V~28V
- 2) 工作环境温度 (T_A): -55°C~125°C。

7. 主要电参数

除非特别说明, $V_{IN}=12V$, $V_{OUT}=5V$, $I_{OUT}=2A$, $T_A = -55^{\circ}C \sim 125^{\circ}C$

表 2 主要电参数

参数	符号	测试条件	最小值	典型值	最大值	单位
输入电压	V_{IN}	-	4	-	28	V
关机电流	I_{SHDN}	EN=0	3	-	10	uA
静态电流	I_Q	$I_{OUT}=0$	-	100	-	uA
反馈电压	V_{REF}	-	0.595	0.6	0.605	V
上管导通电阻	$R_{DS(ON)1}$	-	-	20	-	mΩ
下管导通电阻	$R_{DS(ON)2}$	-	-	10	-	mΩ
下管峰值限流点	I_{LIM}	$I_{LIM}='0'$	8	-	-	A
		$I_{LIM}='floating'$	12	-	-	A
		$I_{LIM}='1'$	16	-	-	A
EN上升阈值	V_{ENH}	-	0.8	-	-	V
EN下降阈值	V_{ENL}	-	-	-	0.4	V
VIN欠压保护阈值	V_{UVLO}	-	-	-	3.9	V
内部软启时间	t_{SS}	-	-	600	-	us
欠压保护迟滞	V_{HYS}	-	-	0.3	-	V



开关频率	F _{OSC}	-	680	800	920	kHz
VCC 输出电压	V _{CC}	V _{IN} =4.2V	3.2	3.3	3.4	V
Min ON Time	t _{ON-MIN}	-	-	50	-	ns
Min OFF Time	t _{OFF-MIN}	-	-	180	-	ns
PG指示阈值	-	-	88	90	92	%V _{REF}
过温保护点	T _{SD}	-	-	150	-	°C
过温保护迟滞	T _{HYS}	-	-	15	-	°C

8. 功能框图及引脚介绍

8.1 功能框图




图 1 功能框图

8.2 引脚介绍




图 2 引脚分布图（顶视图）

表 3 引脚功能说明

序号	引脚名称	功能说明
1, 3	GND	地



2	PH	电感引脚。连接该引脚到功率电感
4, 5, 6	IN	电源输入引脚
7	BOOT	自举升压引脚，该引脚需使用0.1uF电容连接到PH
8	VCC	内部3.3V LDO输出，需要一个放置电容到地
9	FB	输出反馈引脚，基准电压0.6V
10	ILMT	限流设定端
11	PG	芯片输出监控端，开漏输出
12	EN	使能端，高使能，可通过电阻编程UVLO


9. 功能详细说明

C42202是一款高效同步降压DC-DC芯片，能够提供8A连续电流及16A的峰值电流。C42202可在4V至28V的宽输入电压范围内工作，并集成了主开关和同步开关，具有极低的导通电阻，可最大限度地降低传导损耗。C42202采用即时PWM架构，可实现高降压应用的快速瞬态响应和轻负载时的高效率。

由于C42202的高集成度，所以该芯片的应用电路相当简单。只需要为目标应用电路选择输入电容C_{IN}，输出电容C_{OUT}，输出电感L和反馈电阻（R₁和R₂）。

9.1 反馈电阻分压器 R1 和 R2

选择R₁和R₂以编程正确的输出电压。为了最小化轻负载下的功耗，可为R₁和R₂选择大的电阻值。建议值介于10kΩ和1MΩ之间。如果V_{out}为3.3V，则选择R₁ = 100k，然后使用以下等式，R₂可以计算为22.1k：



$$R_2 = \frac{0.6}{V_{OUT} - 0.6} R_1$$

9.2 输入电容 C_{IN}

计算通过输入电容的纹波电流。如：

$$I_{CIN_RMS} = I_{OUT} \cdot \sqrt{D(1-D)}$$

为了最大限度地减少潜在的噪声问题，可将典型的X7R或更好的陶瓷电容放置在IN和GND引脚附近。应尽量减少C_{IN}和IN / GND引脚形成的环路面积。在这种情况下，建议使用10μF低ESR陶瓷电容。

9.3 输出电容 C_{OUT}

选择输出电容来处理输出纹波噪声要求，同时需考虑稳态纹波和瞬态要求。对于大多数应用，大于66μF



电容的X7R或更好等级的陶瓷电容器可以很好地工作。

9.4 输出电感 L

选择该电感有几个注意事项。

1) 选择电感以提供所需的纹波电流。建议选择纹波电流约为最大输出电流的40%。电感计算如下：

$$L = \frac{V_{OUT}(1 - V_{OUT}/V_{IN_MAX})}{F_{SW} \times I_{OUT_MAX} \times 40\%}$$

其中 F_{sw} 是开关频率和 I_{OUT_MAX} 是最大负载电流。C42202可接受不同的纹波电流幅度。因此，电感的最终选择可略微偏离计算值而不会显著影响性能。


2) 电感的饱和电流额定值必须大于满载条件下的峰值电感电流。

$$I_{SAT_MIN} > I_{OUT_MAX} + \frac{V_{OUT}(1 - V_{OUT}/V_{IN_MAX})}{2 \cdot F_{SW} \cdot L}$$

3) 电感的DCR和开关频率下的磁芯损耗必须足够低,以达到所需的效率要求。建议选择DCR <10mΩ的电感器以实现良好的整体效率。


9.5 外部引导电容

该电容为内部高端MOSFET提供栅极驱动电压，建议在PH引脚和Boot引脚之间连接低ESR陶瓷电容。建议在Boot引脚和PH引脚之间连接一个100nF低ESR陶瓷电容。



9.6 加载瞬态注意事项

C42202稳压器IC采用瞬时PWM架构，稳定性好，瞬态响应快。在具有高阶跃负载电流的应用中，增加与R1并联的RC网络R_{FF}和C_{FF}可以进一步加速负载瞬态响应。



9.7 电流限制设置

当ILMT引脚拉低，悬空或拉高时，电流限制分别设置为8A，12A或16A。

9.8 软启动




C42202具有内置软启动功能，可控制输出电压的上升速率，并限制芯片启动期间的输入电流浪涌。典型软启动时间为600 μ s。

9.9 启用操作

将EN引脚拉低 (<0.4V) 将关闭器件。在关断模式下，C42202关断电流降至10 μ A以下。将EN引脚驱动为高电平 (> 0.8V) 将再次启动该器件。

9.10 VCC LDO

3.3V VCC LDO为内部控制电路提供电源。使用2.2 μ F陶瓷电容将此引脚旁路至地。



9.11 电源良好指示

PG是开漏输出，当FB电压在内部参考电压的90%至120%内时，该引脚被外部拉高。否则拉低。

10. 应用说明




图 3 典型应用图

表 4 元器件清单表($V_{OUT}=5V$)

器件标号	描述	数量	数值
C1	电容	1	10 μ F
C2	电容	1	10 μ F
C3	电容	1	10 μ F
C4	电容	1	22 μ F
C5	电容	1	22 μ F
C6	电容	1	22 μ F



C7	电容	1	22 μ F
C8	电容	1	22 μ F
C9	电容	1	0.1 μ F
C10	电容	1	220pF
C11	电容	1	4.7 μ F
L1	电感	1	1.5 μ H
R1	电阻	1	100k Ω
R2	电阻	1	13.7k Ω
R3	电阻	1	1k Ω
R4	电阻	1	100k Ω
R5	电阻	1	10k Ω
R6	电阻	1	1M Ω

10.1 PCB 布局说明

- 1) C42202稳压器的布局设计比较简单。为了获得最佳的效率和最小的噪声问题，我们应将CIN, CVCC, L, R1和R2放置在芯片附近。
- 2) 最大化连接到GND引脚的PCB铜区域以获得最佳的散热和噪声性能。电路板空间允许可连接地平面。
- 3) CIN必须靠近引脚IN和GND。CIN和GND形成的环路面积尽量最小化。
- 4) 与PH引脚相关的PCB铜区域尽量要小，以避免潜在的噪声问题。
- 5) 元件R1和R2以及连接到FB引脚的走线不得与PCB布局上的PH网相邻，以避免噪声问题。
- 6) 如果与EN引脚接口的系统芯片在关断模式下具有高阻抗状态，并且IN引脚直接连接至锂离子电池等电源，则需要在EN和GND引脚之间增加一个1M Ω 的下拉电阻以防止在关机模式下错误导通稳压器。



10.2 PCB 板图示意




图 4 PCB 板图示意




图 5 顶层丝印层




图 6 顶层




图 7 中间层 1




图 8 中间层 2





图 9 底层



10.3 C42202 Demo 板测试指导说明



11. 芯片外形尺寸




图 10 顶视图（推荐尺寸）




图 11 侧视图




图 12 顶视图



12. 注意事项说明

12.1 产品使用注意事项

- 1) 工作时先检查电源，地是否接触良好后再接通器件电源；
- 2) 输入电压范围和负载范围请按照电参数表使用，不可超出参数最大值，以免损坏芯片；
- 3) EN 引脚为高阻，使用时请把 EN 接高或者接低，不可悬空；
- 4) 测试 VOUT 纹波时请注意接地尽量短和干净，绕开电感防止干扰；
- 5) 功率部分布线请尽量面积大，考虑到散热，铜厚可以做 2 盎司，信号部分走线尽量短，尽量避免直角、锐角走线；功率地和信号地请单点连接。

12.2 产品防护注意事项

- 1) 本产品可以抗 2000V 静电击穿，使用时应注意避免静电损伤；
- 2) 真空包装好的芯片应贮存在温度 10°C 到 30°C，相对湿度 20%~70% 的环境中，周围没有酸、碱或者其它腐蚀气体，通风良好，且具备相应防静电措施；未使用的芯片应存于氮气柜中；
- 3) 在避免雨、雪直接影响的条件下，装有产品的包装箱可以用安全的运输工具运输。但不能和带有酸性、碱性和其它腐蚀性物体堆放在一起。

12.3 常见故障及处理方法

- 1) 输出纹波太大时，可以考虑增加输出电容容值来吸收纹波；
- 2) 输入电压不稳定时，检查电源端滤波是否良好。



13. 版本说明

产品型号	编制时间	版本编号	修订记录
C42202	2021.10.14	Rev.1	初始版本
C42202	2022.04.11	Rev.2	统一修正

浙江航芯源集成电路科技有限公司