



1.2A 极低噪声高 PSRR RF 线性稳压器

对标 ADP7157

1. 产品特性

- 输入电压：2.3V~5.5V
- 可调输出范围：1.2V~3.3V
- 额定电流：1.2A
- 低噪声：0.9 μ Vrms@ (100Hz~100kHz) / 1.6 μ Vrms@ (10Hz~100kHz)
- 噪声密度：2 nV/ \sqrt Hz @ (10kHz~1MHz)
- PSRR：82dB@ (1kHz~100kHz) / 55dB@1MHz
- 漏失电压：120mV@ (I_{OUT}=1.2A, V_{OUT}=3.3V)
- 输出精度：±1.5%
- 工作地电流：5.0mA@I_{OUT}=0mA / 8.0mA@I_{OUT}=1.2A
- 关机电流：1 μ A
- 可实现与 ADP7157 PIN TO PIN 替代

2. 功能描述

C41121是一款输出可调节线性稳压器，输入电压范围2.3V至5.5V，输出电压范围1.2V至3.3V，最大输出电流1.2A，在100Hz~100kHz范围内积分噪声仅为0.9 μ Vrms，10kHz至1MHz范围内噪声密度仅为2nV/ \sqrt Hz。通过芯片系统架构设计，实现超高PSRR和超低噪声指标。输出仅需10 μ F电容即可稳定工作。

3. 产品应用

- 噪声敏感模块供电：锁相环（PLL）、压控振荡器（VCO）等
- 通信系统
- 微波系统

4. 裸芯片/封装简介

- 本产品采用 SOIC 封装，封装尺寸 5mm*6mm
- 裸芯片尺寸为：1.6mm*1.9mm（不含划片槽）



5. 绝对最大额定值

表 1 绝对最大额定值

参数	范围
V_{IN}	-0.3 V ~ +7 V
V_{REG}	-0.3 V ~ V_{IN} 或 +4 V (取低值)
V_{OUT}	-0.3 V ~ V_{REG} 或 +4 V (取低值)
V_{OUT_SENSE}	-0.3 V ~ V_{REG} 或 +4 V (取低值)
V_{OUT} to V_{OUT_SENSE}	± 0.3 V
BYP to V_{OUT}	± 0.3 V
EN	-0.3 V ~ +7 V
BYP	-0.3 V ~ V_{REG} 或 +4 V (取低值)
REF	-0.3 V ~ V_{REG} 或 +4 V (取低值)
REF_SENSE	-0.3 V ~ +4 V
储藏温度	-65°C ~ +150°C
工作温度范围	-40°C ~ +125°C

(1) 使用中超过这些绝对最大值可能对芯片造成永久损坏。

6. 推荐工作条件

- 1) 输入电压 V_{IN} : 2.3V~5.5V
- 2) 使能电压 V_{EN} : V_{IN}
- 3) 工作环境温度 (T_A): -55°C ~ 125°C。

7. 主要电参数

除非特别标明, $T_A = -55^\circ\text{C} \sim 125^\circ\text{C}$, $V_{IN} = 3.6\text{V}$, $V_{OUT} = 2.5\text{V}$, $I_{OUT} = 300\text{mA}$, $V_{EN} = V_{IN}$, $I_{LIM} = V_{IN}$

表 2 主要电参数

参数	符号	测试条件	最小值	典型值	最大值	单位
输入电压范围	V_{IN}		2.3		5.5	V
负载电流	I_{LOAD}				1.2	A
工作电流	I_{GND}	$I_{LOAD} = 0\mu\text{A}$		5.0	8.0	mA
		$I_{LOAD} = 1.2\text{A}$		7.0	12.0	
关断电流	I_{IN-SD}	EN=0		1	10	μA
噪声 ($V_{OUT} = 1.2\text{V} \sim 3\text{V}$)						
输出噪声	OUT_{NOISE}	10Hz~100kHz		1.6		$\mu\text{V rms}$
		100Hz~100kHz		0.9		
噪声密度	OUT_{NSD}	10kHz~1MHz		1.7		nV/ $\sqrt{\text{H}}$



						z
PSRR (I_{LOAD} = 1.2 A)						
C41121-01		1kHz~100kHz, V _{IN} =2.3 V, V _{OUT} =1.8V		70		dB
		1MHz, V _{IN} =2.3V, V _{OUT} =1.8V		52		
C41121-02		1kHz~100kHz, V _{IN} =2.8V, V _{OUT} =2.3V		72		
		1MHz, V _{IN} = 2.8 V, V _{OUT} = 2.3 V		53		
C41121-03		1kHz~100kHz, V _{IN} =3.4V, V _{OUT} =2.9V		75		
		1MHz, V _{IN} =3.4V, V _{OUT} =2.9V		55		
C41121-04		1kHz~100kHz, V _{IN} =3.8V, V _{OUT} =3.3V		82		
		1MHz, V _{IN} =3.8V, V _{OUT} =3. V		55		
输出电压精度						
输出电压	V _{OUT}		1.2		3.3	V
精度		I _{LOAD} =10mA, T _A =25°C	-0.6		+0.6	%
		10mA<I _{LOAD} <1.2A, T _A =25°C	-1.0		+1.0	
		10mA<I _{LOAD} <1.2A, T _A =-40°C~+125°C	-1.5		+1.5	
线性调整率	ΔV _{OUT} /ΔV _{IN}	V _{IN} =V _{OUT_MAX} + 0.5 V ~ 5.5 V	-0.1		+0.1	%/V
负载调整率	ΔV _{OUT} /ΔI _{OUT}	I _{OUT} =10mA~1.2A			0.3	%/A
限流点	I _{LIMIT}					
REF 限流点	I _{LIMIT_REF}			22		mA
输出限流点	I _{LIMIT_VOUT}		1.4	1.8	2.4	A
漏失电压	V _{DROPOUT}	I _{OUT} =600mA, V _{OUT} =3.3V		60	80	mV
		I _{OUT} =1.2A, V _{OUT} =3.3V		120	170	
下拉电阻 (EN = 0 V, V_{IN} = 5.5 V)						
V _{OUT}	V _{OUT-PULL}	V _{OUT} =1V		650		Ω
V _{REG}	V _{REG-PULL}	V _{REG} =1V		31		kΩ
REF	V _{REF-PULL}	V _{REF} =1V		850		Ω
BYP	V _{BYP-PULL}	V _{BYP} =1V		650		Ω
开启时间 (V_{OUT} = 3.3 V)						
V _{OUT}	t _{START-UP}			1.2		ms
V _{REG}	t _{REG-START-UP}			0.1		
REF	t _{REF-START-UP}			0.3		
热关断						
过温保护	T _{SSD}	T _{J rising}		150		°C
过温保护迟滞	T _{SSD-HYS}			15		°C
欠压保护阈值						
输入电压上升	UVLO _{RISE}			2.22	2.29	V
输入电压下降	UVLO _{FALL}		1.95	2.02		V
UVLO 迟滞	UVLO _{HYS}			200		mV



V _{REG} 上升	VREG _{UVLORISE}				1.94	V
V _{REG} 下降	VREG _{UVLOFALL}		1.60			V
V _{REG} 迟滞	VREG _{UVLOHYS}			185		mV
EN 输入逻辑 (2.3 V ≤ V_{IN} ≤ 5.5 V)						
EN 高电平	EN _{HIGH}		1.13	1.22	1.31	V
EN 低电平	EN _{LOW}		1.05	1.13	1.22	V
EN 逻辑迟滞	EN _{HYS}			90		mV
漏电流						
REF_SENSE	I _{REF_SENSE_LKG}			10		nA
EN	I _{EN_LKG}	EN=V _{IN} 或 EN=0		0.01	1	μA

8. 功能框图及引脚介绍

8.1 功能框图




图 1 功能框图

8.2 引脚介绍




图 2 引脚分布图



表 3 引脚功能说明

引脚序号	引脚名称	功能描述
1	VOUT	电压输出引脚。使用至少 20 μ F 电容旁路至地
2	VOUT_SENSE	输出电压采样引脚。VOUT_SENSE 引脚内部通过一个 10 Ω 电阻连接到地，使用时将该引脚尽可能近地与负载连接。
3	BYP	低噪声旁路电容。用一个 1 μ F 或更大的电容连接到地以降低噪声，请勿将负载连接到该引脚。
4	EN	使能引脚
5	REF_SENSE	参考电压感应引脚。该引脚通过外部分压电阻设置输出电压， $V_{OUT} = V_{REF} \times (R1 + R2)/R2$ ，($V_{REF} = 1.2V$)。将 REF_SENSE 连接至 REF 引脚，请勿连接至 VOUT 或 GND。
6	REF	参考电压输出。用一个 1 μ F 或更大的电容旁路至地，请勿将负载连接到该引脚。
7	VREG	LDO 放大器稳压输入电源。使用至少 1 μ F 电容将 VREG 旁路至 GND，
8	VIN	电压输入引脚。用至少 10 μ F 的电容将此引脚接至 GND 引脚
	EP	热沉。位于芯片底部，在封装内与 GND 电气连接，将该焊盘连接至 PCB 的接地层以保证器件正常工作，该焊盘有助于器件散热。

9. 应用说明

C41121 是一款输出可调节线性稳压器，输入电压范围 2.3V 至 5.5V，输出电压范围 1.2V 至 3.3V，最大输出电流 1.2A。通过芯片系统架构设计，实现超高 PSRR 和超低噪声指标。输出仅需 10 μ F 电容即可稳定工作。




图 3 芯片典型应用

9.1 VIN 和 VREG 电容

器件VIN和GND之间需要一个大约10 μ F的输入电容。在此应用中，建议使用典型的X5R或更高等级的陶瓷电容且该输入电容必须靠近器件。为了保持器件最佳的稳定性和PSRR性能，可用一个1 μ F或更大的电



容将VREG引脚连接至地。

9.2 输出电容 COUT

对于瞬态稳定性，C41121专门设计使用非常小的陶瓷输出电容。在此应用中，建议最小使用20μF输入电容（X7R或X5R，20mΩESR范围内）。较高的电容值有助于改善瞬态。

9.3 REF 电容

REF电容是稳定内部基准放大器所必须的，建议在REF和GND之间连接一个至少1μF的电容。

9.4 BYP 电容

使用一个1μF的电容连接BPY和GND，容值过小会导致LDO输出噪声的增加。可以增加BYP电容值以降低1kHz下的噪声，但会增加LDO启动时间。

9.5 输出电压设定

C41121芯片输出电压在1.2V~3.3V之间可调，为实现芯片功耗和PSRR最优化，该芯片还可提供四种输出模式。输出电压通过设置VOUT到ADJ端口的分压电阻实现，建议使用1%精度或者更高精度的电阻实现。具体计算公式如下：

$$V_{OUT} = \frac{R_T + R_B}{R_B} * 1.2V$$

其中R_B的值必须大于1kΩ以防止REF脚上负载电压过大，同时为了将REF_SENSE引脚上输出电流产生的电压误差降至最低，R_T值必须小于200kΩ。

9.6 使能端

EN引脚可以控制整个芯片的工作状态，当EN上升电压高于阈值时，VOUT开启，当EN下降电压超过阈值时，VOUT关闭。

9.7 启动时间

C41121用内部的软启动来限制输出浪涌电流。当输出为3.3V时，从EN开启到输出达到90%的时间为1.2ms

输出电压（10%~90%）的上升时间约为0.0012 × CBYP（ms），CBYP以μF为单位。

9.8 过流保护

该器件具有过流保护功能以防止过度功耗而造成的损坏，在输出负载达到1.8A时芯片限流，当超过1.8A时，输出电压降低以维持恒定的输出电流。



9.9 散热考虑因素

C41121可在整个工作结温范围内提供高达4A的电流。但是，最高输出电流必须在较高的环境温度下降低以确保结温不超过150°C，当结温超过150°C时，芯片进入热关机状态，在结温降至135°C以下时，芯片恢复工作。

在所有可能的条件下，结温必须在操作条件的指定范围内。功耗可根据输出电流和调节器两端的压降来计算。

$$P_D = ((V_{IN} - V_{OUT}) \times I_{LOAD}) + (V_{IN} \times I_{GND})$$

任何条件的最终工作结温可通过以下热方程估算：

$$P_{D(MAX)} = (T_{J(MAX)} - T_A) / \theta_A$$

其中 $T_{J(MAX)}$ 是芯片的最高结温， T_A 是最高环境温度。

10. 芯片外形尺寸




图 4 封装尺寸图




图 5 裸芯片尺寸图



11. 版本说明

产品型号	编制时间	版本编号	修订记录
C41121	2021.10.14	Rev.1	初始版本
C41121	2022.04.11	Rev.2	统一修正

浙江航芯源集成电路科技有限公司